Projet de recherche doctoral numero :2946

Description

Date depot: 1 janvier 1900
Titre: Architecture de processeur multi-cores intégrée sur puce fournissant une mémoire partagée cohérente
Directeur de thèse: Alain GREINER (LIP6)
Domaine scientifique: Sciences et technologies de l'information et de la communication
Thématique CNRS : Non defini

Resumé: Le sujet de thèse proposé s'inscrit dans le cadre du projet TSAR, qui vise le développement d’une architecture de processeur multi-cores scalable à mémoire partagée cohérente. Le but principal de ce projet est de démontrer qu’il est possible de définir une architecture NUMA (Non Uniform Memory Access) comportant jusqu’à 4096 coeurs de processeurs 32 bits, où la mémoire est physiquement distribuée, mais logiquement partagée, et où la cohérence de la mémoire est entièrement garantie par le matériel. L’architecture est organisée suivant une grille bi-dimensionnelle contenant jusqu’à 1024 clusters. Chaque cluster contient 4 processeurs possédant chacun un cache d’instructions et un cache de données séparés. Chaque cluster contient également un banc mémoire physique, fonctionnant comme un “cache mémoire”, représentant sur la puce une partie de la mémoire externe. Un micro-réseau intégré sur puce (Network on Chip) supporte un espace d’adressage “plat” de 1 Tera-octets, et permet à n’importe quel processeur d’accéder à n’importe quel banc mémoire. La première version de l’architecture utilise un micro-réseau intégré sur puce, qui fournit deux canaux virtuels, ainsi qu’une fonctionnalité de diffusion (broadcast). Le protocole de cohérence mémoire repose sur le principe général du répertoire global, et utilise une approche hybride de façon à traiter différemment les instructions et les données.



Doctorant.e: Guthmuller Eric Jean-François