Projet de recherche doctoral numero :2955

Date depot: 1 janvier 1900
Titre: Spécifications à différents niveaux d'abstraction pour dimensionner les circuits analogiques intégrés.
Directeur de thèse: Habib MEHREZ (LIP6)
Domaine scientifique: Sciences et technologies de l'information et de la communication
Thématique CNRS : Non defini

Resumé: L’électronique est désormais omniprésente, qu’il s’agisse de notre environnement proche (l’habitat, la ville) ou de l’environnement industriel. De multiples dispositifs électroniques permettent de communiquer, de surveiller, d’assurer la sécurité et d’aménager l’environnement. Ces applications ont en commun le fait d’être des systèmes mixtes analogiques-numériques, fabriqués en technologie CMOS, comportant des blocs numériques, des blocs analogiques réalisant des fonctions d’amplification et de filtrage et des blocs mixtes de conversion analogique vers numérique et numérique vers analogique. Actuellement, pour les blocs numériques, les concepteurs de systèmes disposent de composants appelés IP (Intellectual Property). Ces IPs numériques se présentent souvent sous la forme d’une description comportementale synthétisable, à base d’automates d’états finis. A partir de cette description comportementale et d’une bibliothèque de portes logiques standard, les outils de synthèse « logique » fournissent une netlist en portes de l’IP pour une technologie cible. Ensuite, les outils de placement et routage utilisent cette netlist et le dessin des masques des cellules pour fournir le dessin des masques de l’IP numérique. Les outils de CAO actuels permettent donc d’utiliser le même IP numérique dans diverses applications, qui peuvent être intégrées sur silicium par différents fondeurs. Pour les IP analogiques, la situation est complètement différente. Il n’existe pas de méthode générique permettant de synthétiser une netlist à partir d’une description comportementale analogique. Les études existantes qui concernent la synthèse analogique traitent toujours des problèmes particuliers comme un certain type de filtrage, un certain type de conversion analogique-numérique. Un des problèmes principaux de la synthèse analogique est la transformation de spécifications à haut niveau (niveau système, fonctionnel ou schéma-bloc) en spécifications électriques sur les paramètres de conception au niveau circuit. Les spécifications électriques de haut niveau sont généralement non linéaires et sont décrites par des équations approximatives ou par des modèles comportementaux associés à des test-benchs. La formalisation des spécifications reste un problème. Le CEA [2] a développé une méthode basée sur les gabarits qui étend le concept utilisé traditionnellement pour la synthèse des filtres. Cette méthode permet de classifier les spécifications du niveau circuit en trois catégories. Pour chaque catégorie, une forme de gabarit est utilisée qui fixe une borne supérieure et une borne inférieure. Ce gabarit permet de former la fonction de coût qui sera utilisée pour optimiser les performances d’un circuit. L’optimiseur peut être de type Nelder-Mead Simplex. Dans cette approche, les performances sont mesurées à partir de test-benchs sans avoir recours à des équations de performances explicites du circuit. Au sein du LIP6, on développe le projet CHAMS pour modéliser un IP analogique au niveau structurel (netlist de transistors) [3]. L’environnement de conception CHAMS fournit des procédures systématiques pour dimensionner la netlist d’un circuit à partir de paramètres électriques (PE) au niveau « circuit » connus (courant, régime des transistors). Cependant la transformation des spécifications de haut niveau en paramètres PE est actuellement à la charge du concepteur qui doit établir des relations entre les performances électriques attendues et les paramètres PE en déduisant des équations. On cherche à améliorer ce point qui est assez laborieux pour le concepteur. Par exemple, les spécifications haut niveau qu’on cherche à satisfaire dans le domaine Radio-Fréquence, sont trop complexes pour être décrites par des équations: -* La distortion harmonique -* Le rapport signal à bruit -* Le slew rate dynamique non-linéaire -* La tension de décalage -* La résolution -* SFDR : Spurious Free Dynamic Range (ou Rapport entre le RMS du fondamental et la plus grande harmonique) -* IP2 : Point d’interception d’ordre 2 -* IP3 : Point d’interception d’ordre 3 -* Point de compression à 1dB -* INL : Non-linéarité intégrale -* DNL : Non-linéarité différentielle En coopération avec CEA, le LIP6 a le projet d’adapter l’approche des gabarits pour spécifier des contraintes dans la plateforme CHAMS d’une part et d’améliorer la transformation des contraintes haut niveau en contraintes plus bas-niveau à l’aide d’un optimiseur de type SIMPLEX d’autre part. Cela permettra d'abstraire intuitivement le comportement du système décrit à partir d'un langage de description comportementale comme SYSTEMC-AMS ou VHDL-AMS. On peut imaginer spécifier des gabarits qui bornent le comportement modélisé à un niveau d’abstraction élevée puis en déduire d’autres gabarits pour borner les spécifications au niveau circuit. Cette approche peut donner l'espoir d’une optimisation au niveau système suivie par une optimisation au niveau circuit à partir de t

Doctorant.e: Li Yao