Description
Date depot: 1 janvier 1900
Titre: Réalisation d outils du flot de configuration pour l architecture arborescente MFPGA sécurisée contre les attaques DPA
Directeur de thèse:
Habib MEHREZ (LIP6)
Domaine scientifique: Sciences et technologies de l'information et de la communication
Thématique CNRS : Non defini
Resumé:
Avec le développement de l’ère numérique, la notion de sécurité des données est de plus en plus préoccupante pour les concepteurs des circuits intégrés. Afin d’assurer la sécurité des données, les circuits intégrés sont basés sur la cryptographie.
Plusieurs algorithmes cryptographiques ont été développés, et ils sont bien robustes mathématiquement. Cependant, l’implémentation physique de ces algorithmes peut révéler certaines informations qui sont reliées à la clé secrète.
Les attaques par canaux cachés « side-channels » exploitent ces informations telles que les radiations électromagnétiques, le temps de calcul et la consommation de courant afin d’extraire la clé secrète.
Parmi ces attaques, l’attaque DPA « Differential Power Analysis » est reconnue comme étant très efficace. Elle repose sur la relation entre les données manipulées et la consommation de courant du circuit afin de récupérer la clé secrète.
Plusieurs stratégies de protection ont été alors proposées dans la littérature. La stratégie cherchant à cacher la fuite des nformations est populaire et très bien étudiée. Cette méthode consiste à rendre la consommation de courant constante, et par la suite décorrélée de la clé secrète du système. «Wave Dynamic Differential Logic » (WDDL) en est une stratégie de contre mesure. Cette technique est très prometteuse et peut être implémentée dans les FPGAs. Cependant, elle ne peut être efficace que si les signaux duaux routés du circuit WDDL sont équilibrés pour avoir les mêmes temps de propagation et les mêmes consommations de courant. Le talon d’Achille est donc d’assurer l’équilibre entres les signaux duaux.
L’objectif de cette thèse est de développer des outils du flot de configuration permettant de sécuriser le FPGA contre les attaques de type DPA. Nous nous intéressons à la technique WDDL comme contre mesure, et nous cherchons à réaliser des outils de placement et de routage dont le but est d’équilibrer le routage des signaux duaux d’un circuit WDDL.
L’architecture FPGA que nous ciblons est l’architecture arborescente Multi niveaux (MFPGA) qui a été proposée au sein du laboratoire Lip6.
Doctorant.e: Amouri Emna