Description
Date depot: 1 janvier 1900
Titre: Synthèse analogique
Directeur de thèse:
Habib MEHREZ (LIP6)
Directrice de thèse:
Marie-Minerve LOUËRAT (LIP6)
Domaine scientifique: Sciences et technologies de l'information et de la communication
Thématique CNRS : Non defini
Resumé:
Thèse coencadrée avec Marie-Minerve Louêrat et Ramy Iskander:
Synthèse Analogique
Laboratoire : Laboratoire d’Informatique de Paris 6 (LIP6), équipe CIAN.
Directeur de thèse : Pr. Habib Mehrez
Co-encadrants : Ramy Iskander et Marie-Minerve Louërat
{{Contexte de la thèse :}}
L’électronique est désormais omniprésente, qu’il s’agisse de notre environnement proche
(l’habitat, la ville) ou de l’environnement industriel. De multiples dispositifs électroniques
permettent de communiquer, de surveiller, d’assurer la sécurité et d’aménager
l’environnement. Ces applications ont en commun le fait d’être des systèmes mixtes
analogiques-numériques, fabriqués en technologie CMOS, comportant des blocs
numériques, des blocs analogiques réalisant des fonctions d’amplification et de filtrage et
des blocs mixtes de conversion analogique vers numérique et numérique vers
analogique.
Actuellement, pour les blocs numériques, les concepteurs de systèmes disposent de
composants appelés IP (Intellectual Property). Ces IPs numériques se présentent souvent
sous la forme d’une description comportementale synthétisable, à base d’automates
d'états finis. A partir de cette description comportementale et d’une bibliothèque de
portes logiques standard, les outils de synthèse « logique » fournissent une netlist en
portes de l’IP pour une technologie cible. Ensuite, les outils de placement et routage
utilisent cette netlist et le dessin des masques des cellules pour fournir le dessin des
masques de l’IP numérique. Les outils de CAO actuels permettent donc d’utiliser le
même IP numérique dans diverses applications, qui peuvent être intégrées sur silicium
par différents fondeurs.
Pour les parties de conversion analogique-numérique ou les parties purement
analogiques, la situation est complètement différente. Il n’existe pas de méthode
générique permettant de synthétiser une netlist à partir d’une description
comportementale analogique. Les études existantes qui concernent la synthèse
analogique, traitent toujours des problèmes particuliers comme un certain type de
filtrage, un certain type de conversion analogique-numérique.
Les études actuelles s’accordent à décomposer le problème général de la synthèse
analogique en trois phases. La première consiste à trouver une structure adéquate (on
parle de « netlist sans dimension ») pour répondre à une classe de comportement
analogique (i.e. amplification, filtrage ou conversion), la deuxième phase consiste à
donner des dimensions aux paramètres de la structure retenue pour répondre à des
spécifications électriques particulières à une application (on aboutit alors à une « netlist
dimensionnée »), enfin, la troisième phase consiste à dessiner les masques de cette
structure dimensionnée.
{{Projet dans lequel s’insère la thèse :}}
L’environnement de conception de systèmes analogiques CAIRO+ développé dans
l’équipe CIAN du département SOC du LIP6 cherche à résoudre les phases 2 et 3 du
problème général de synthèse analogique. CAIRO+ propose une définition d’un « IP
analogique » sous la forme d’une structure paramétrable relative à une fonction
particulière (i.e. amplification, filtrage ou conversion) associée à une méthode de calcul
des paramètres et à une génération automatique des masques de cette structure. Cette
approche permet ainsi d’utiliser la même structure dans diverses applications et de la
réaliser avec différents procédés technologiques cibles, pourvu qu’ils soient CMOS.
Pour résoudre le problème de dimensionnement d’une structure figée (phase 2), les
études passées se sont divisées en deux approches : l’une, précise et générique repose
sur une optimisation utilisant un simulateur électrique ; l’autre, moins précise, mais plus
robuste et dédiée, intègre une part de connaissance du concepteur. Dans les deux cas,un optimiseur et un évaluateur interagissent en boucle. En général, les variables à
optimiser sont les dimensions des transistors. Or les relations entre les performances du
système et les dimensions des transistors ne sont pas simples. De plus, l’espace de
conception, représenté en fonction des composants sur la grille physique de fabrication
est très grand, ce qui complique le problème d’optimisation (ex : la largeur d’un
transistor varie, pour une technologie typique, entre 1,5 microns et 15 000 microns, avec
un pas de 0,005 microns, ce qui fait 2 millions de valeurs possibles pour un paramètre).
L’idée de CAIRO+ est de combiner les avantages de ces deux approches : capitaliser
l’expérience du concepteur, qui permet de choisir les paramètres d’optimisation les plus
significatifs, de réduire l’espace de conception et d’obtenir un système plus robuste aux
variations du procédé de fabrication, tout en évaluant les performances des transistors
de manière aussi précise qu’un simulateur. Notre approche actuelle, qui repose sur une
description hiérarchique de la structure à dimensionner, a déjà permis de synthétiser des
amplificateurs de manière beaucoup p
Doctorant.e: Javid Farakh