Description
Date depot: 1 janvier 1900
Titre: Détection, analyse et prédiction de défaillance de cartes électroniques avec des méthodes non intrusives.
Directeur de thèse:
Jean-Luc DANGER (LTCI (EDMH))
Domaine scientifique: Sciences et technologies de l'information et de la communication
Thématique CNRS : Non defini
Resumé:
Il n'existe pas actuellement de méthodes garantissant le fonctionnement sûr des cartes électroniques après assemblage.
Les cartes nues et les composants en boîtier sont bien sûr testés individuellement avant leur mise en place dans l'application.
Par exemple, la vérification électrique des composants, comme les chaînes de test (scan-chain) ou bloc de test intégré (BIST), permet de vérifier que les équipotentielles du circuit n'ont pas de fautes, c'est-à-dire qu'elles ne sont pas collées à un même niveau logique.
De même, les cartes sont usuellement testées en vieillissement accéléré lors de la phase de ``burn-in'' avant la mise en production.
Ces étapes de vérification ne testent que le fonctionnement ``logique'' des cartes et peu les défauts électriques et encore moins les prévisions de panne.
La méthode IDDQ~cite{IDDQ}, basée sur la mesure des courants consommés, permet d'aller un peu plus loin car elle utilise des modèles de défaillance plus précis que les fautes.
Par exemple si un transistor P d'un inverseur CMOS n'est pas connecté, il est possible de ne pas détecter le défaut par test de fautes mais un test IDDQ pourra le détecter.
Cette méthode est cependant de plus en plus difficile à mettre en oeuvre dans les nouvelles technologies car elle nécessite un très grand niveau de sensibilité du fait que les courants propres à chaque noeud sont de plus en plus faibles.
La problématique de test robuste mais aussi de prédiction de panne est d'autant plus importante que les futures technologies ont un niveau de fiabilité moindre du à la dimension réduite des matériaux et la difficulté à assurer la finesse de gravure des transistors.
L'analyse des défaillances va de pair avec leur détection.
Il existe des méthodes très sophistiquées et efficaces comme l'inspection au microscope électronique.
Des méthodes moins coûteuses comme les vérifications électriques (scan-chain, BIST ou IDDQ) peuvent être utilisées mais elles ne localisent pas toujours la source de la défaillance.
D'autre part toutes ces méthodes ont l'inconvénient d'être intrusives et sont pénalisantes du fait de leur nécessaire prise en compte dans les étapes de la conception.
Face aux problèmes d'intrusion et de prédictabilité des défaillances, le sujet de recherche vise à étudier~:
* La mise en oeuvre de méthodes non intrusives pour détecter et diagnostiquer les défaillances de cartes électroniques.
* La prédiction des pannes des cartes électroniques en sortie des étapes de fabrication et test.
Doctorant.e: Thomas Sebastien Gregory