Description
Date depot: 1 janvier 1900
Titre: Gestion coordonnée des ressources CPU et mémoire dans les architectures multi-coeurs
Directeur de thèse:
Gilles MULLER (Non relevant)
Encadrant :
Julien SOPENA (LIP6)
Domaine scientifique: Sciences et technologies de l'information et de la communication
Thématique CNRS : Non defini
Resumé:
L'architecture matérielle des processeurs multi-coeurs est aujourd'hui devenue extrêmement complexe. Le nombre de niveaux de cache a augmenté. Ces caches peuvent être globaux, mais aussi limités à un certain nombre de coeurs. Enfin les bus d'inter-connection présentent des latences très hétérogènes. Cette complexité rend très difficile une utilisation efficace des ressources processeur et mémoire de la machine.
Toutefois, mémoire et processeur sont intimement liées. Il faut donc résoudre un double défi à la fois spacial (Où doit on placer une donnée en mémoire ?) et temporel (Quand et quel coeur peut accéder à cette donnée ?). Ainsi, les approches récentes de la littérature s'attachent à synchroniser l'ordonnanceur des processus et les différents allocateurs de mémoire [1]. Nombre de ces solutions reposent aussi sur le principe du Co-Scheduling [2] en cherchant à ordonnancer des groupes de tâches 'compatibles'.
Les critères permettant de former ces groupes peuvent être multiples et répondent à autant d'objectifs. Ainsi, on trouve dans la littérature des approches qui visent à maximiser l'efficacité des caches en co-schedulant des tâches partageant un grand nombre de données [3]. D'autres tentent de regrouper les tâches de façon à minimiser la contention sur les contrôleurs mémoire [4]. Or ces approches ne sont pas forcément compatibles les unes avec les autres. En effet, en augmentant le débit des accès mémoire, on multiplie les évictions dans les caches, diminuant d'autant leur efficacité. À l'inverse, en optimisant momentanément le nombre de hits dans les caches on finit par sous-utiliser le bus et les contrôleurs mémoire.
Doctorant.e: Gouicem Redha