Description
Date depot: 27 septembre 2021
Titre: Modèle Physique et effectif de "Spin-Transfer-Torque Magnetoresistive RAM" (STT-MRAM) et ses applications sur circuit intégrés de type mémoire
Directeur de thèse:
Lionel TROJMAN (LISITE)
Encadrant :
Laurent RAYMOND (CPT)
Domaine scientifique: Sciences pour l'ingénieur
Thématique CNRS : Systèmes et architectures intégrés matériel-logiciel
Resumé: Avec l'avènement de l’internet des objets (IoT) et plus généralement l'expansion des objets intelligents dans les systèmes électroniques, le marché de la mémoire a repoussé ses limites ultimes avec la technologie planaire issue des célèbres SRAM, DRAM ou FLASH pour le stockage non volatile des données. En effet, l'augmentation continue de l'intégration à grande échelle des dispositifs CMOS et les impératifs de la diminution de la consommation d'énergie nous imposent un changement de paradigme qui conduit à une hétéro-intégration de matériaux très différent. En effet les nœuds technologiques impliqués dans l'industrie de la mémoire flirtent désormais avec les 5 nm (FinFET) et le 3 nm est déjà annoncés (techno FinFET et NS-FET). Cependant la densité des FET ne permet plus de grande surface d’intégration au risque de poser des problèmes critiques dissipation de chaleur. La solution pour répondre aux exigences élevées des futurs systèmes basés sur la micro et la nanoélectronique nécessite que les mémoires émergentes soient non volatiles (NV) avec des performances élevées (temps de latence de lecture/écriture), une intégration à haute densité, une faible consommation d'énergie et un coût de production supportable pour l'industrie des semi-conducteurs dans le segment des mémoires NVRAM, tout ceci en cohérence avec la loi de Moore.
Par rapport à ses principaux concurrents tels que la Resistive Random-Access Memory (RRAM) ou la RAM à changement de phase (PCRAM), la STT-MRAM semble idéale pour résoudre les problèmes de consommation d'énergie, permettre des temps d'accès en lecture et écriture plus rapides (de l’ordre de la nanoseconde) et une bonne intégration aux technologies des semi-conducteurs à oxyde métallique complémentaire (CMOS) en place. Le mécanisme sous-jacent de la technologie MRAM est le principe physique de la Magnétorésistance à effet tunnel. En effet, les jonctions tunnel utilisées dans ces dispositifs (MTJ) sont des matériaux constitués de deux couches ferromagnétiques (FL) séparées par une fine barrière isolante (Albert Fert et Peter Grünberg ont reçu le prix Nobel de physique 2007 pour cette découverte). Une des couches FL a une orientation magnétique libre, l'autre fixe et lorsque les deux présentent la même orientation magnétique, la MTJ présente une faible résistance électrique (bit "1") ou une résistance électrique élevée en présence d’une configuration antiparallèle (bit "0"). Le stockage des informations est ainsi effectué dans les domaines d'orientation du champ magnétique.
La différence entre les MRAM de première génération et les STT-MRAM est que ces dernières utilisent un courant polarisé en spin suffisamment élevé (Spin-Transfer-Torque) dans la MTJ pour l'opération d'écriture - au lieu de générer deux champs magnétiques perpendiculaires avec deux lignes de champ - améliorant ainsi considérablement consommation électrique et les possibilités de miniaturisation.
L'objectif de cette thèse est de mettre en œuvre un modèle physique en utilisant les concepts définis en vue d'améliorer celui existant, notamment en le rendant plus compact. Ce dernier sera calibré avec des données MTJ réelles et utilisé pour simuler et prédire le comportement des circuits intégrés STT-MRAM/CMOS conçus pour des nœuds technologiques jusqu'à 28 nm. Cela sera possible grâce à la bibliothèque industrielle connue sous le nom de Process Design Kit (PDK). Nous prévoyons également de simuler une solution pour le nœud à 14, 10 et 7 nm en utilisant le modèle technologique prédictif (PTM) et en les calibrant avec des données expérimentales standardisées.
Enfin et sur la base de nos résultats, nous proposerons une prévision commerciale pour l'année à venir pour le système NVRAM utilisant la technologie STT-RAM en tenant compte des défis futurs auxquels l'industrie des semi-conducteurs doit faire face sur le marché de la mémoire pour développer les applications électroniques de demain.
Doctorant.e: Koffi Stéphane